PLDA宣布PCIe 5.0的尖端5nm工艺节点在设计上获得重大胜利

加州圣何塞--(美国贸易资讯)--PCI Express® IP和互连解决筹划的行业引导者PLDA今天宣布，PCIe 5.0的尖端5nm工艺节点在设计上获得重大年夜成功。PLDA的PCIe 5.0控制器IP被选中不仅是因为其坚实的设计和与风行的PCIe PHY无与伦比的兼容性，并且还因为PLDA的一流技巧支撑、易定制性和PLDA的集成特长。

PCIe 5.0技巧正在被快速采取，这得益于数据中间对更多带宽的赓续增长的需求。PLDA经硅验证的PCIe IP供给无风险的接口解决筹划，让客户高枕而卧，并且供给上市时光方面的重大年夜优势。此外，PLDA及其专家型架构师和工程师团队抽出额外时光主动懂得客户用例和请求，赞助选择架构，提出设计优化建议，并在关键的实施细节上供给协助。

PLDA从竞争敌手中脱颖而出是因为我们供给无与伦比的优势，包含：

• 预证实和预验证的硅IP
• 协助IP集成
• 高度可设备IP，可经由过程直不雅的GUI轻松修改以知足精确的设计请求
• 技巧精深的工程师团队随时预备根据特定请求进一步定制IP，并供给IP定制以外的设计特长
• 广泛的PHY集成特长，以及来自多个供给商和广泛工艺节点的大年夜量预集成、预验证PHY IP选择
• 拥有一支验证专家团队
• 供给从RTL签核到流片及其他阶段的指导和支撑

关于PLDA PCIe 5.0 IP：PLDA的PCIe 5.0控制器IP可与原生PCIe接口或AMBA AXI互连一路应用。IP的特点包含：

• 可设备和可扩大的PCIe控制器软IP，专为ASIC和FPGA实现而设计
• 设计相符PCI Express 5.0、4.0和3.1/3.0规范以及PCI Express (PIPE)的5.x版PHY接口规范
• 可设备为支撑端点、根端口、交换机端口和双模拓扑，支撑各类应用模型

PLDA首席履行官Arnaud Schleich表示：“我们很骄傲可以或许与领先的客户合作，赞助他们在当今最先辈节点的SoC中安排最新的PCIe技巧。”Schleich弥补道：“我们悠长的芯片一次成功率汗青对于新技巧早期采取者而言是是一项重要优势。”

更多信息：
您可以按如下方法懂得有关PLDA PCIe 5.0 IP的更多信息：

• 拜访PLDA的产品页面：支撑原生用户接口的PCIe 5.0 IP或支撑AXI互联的PCIe 5.0
• 在2019年8月6日至8日在圣克拉拉会议中间举办的闪存峰会(Flash Memory Summit)上参不雅PLDA的展位，展位号是#826。如需注册参加闪存峰会，请拜访https://flashmemorysummit.com

PLDA是半导体常识产权(SIP)的开辟公司和许可方，专注于支撑数千兆速度（2.5G、 5G、8G、16G、25G、32G、56G、112G）高速互连接口和PCI Express、CCIX、CXL及Gen-Z等协定的开辟。PLDA现已成长成为该范畴的引导者，在62个国度拥有跨越3200个客户和6400项许可证。PLDA是一家全球性的科技公司，在硅谷、法国、保加利亚、台湾和中国大年夜陆均设有干事处。敬请在线拜访PLDA：www.plda.com。

原文版本可在businesswire.com上查阅：https://www.businesswire.com/news/home/20190731005419/en/

关于PLDA

PLDA的PCIe 5.0控制器IP因其世界级设计特点、靠得住性和支撑而被选中

免责声明：本通知布告之原文版本乃官方授权版本。译文仅供便利懂得之用，烦请参照原文，原文版本乃独一具司法效力之版本。

接洽方法：

PLDA
Romain Tourneau，营销经理，+33 4 28 38 04 66，rtourneau@plda.com